您现在的位置: 首页 >> 技术支持 >> 选择适合无线应用的D/A
选择适合无线应用的D/A
在新型无线和卫星通信设备中,数/模转换器(D/A)的作用及其性能日显重要。能提供12位分辨率和400MSPS的转换速率的D/A目前已用于基站、先进的天线和其他系统中。
新一代的14位D/A也已经面市。在大多数应用中,关键的性能参数有噪声、有效位数(ENOB)和被定义为一个特定频带内基带信号电平与最高寄生信号之差的无寄生动态范围(SFDR)。 虽然这些D/A技术特性给人印象深刻,但它们通常是根据简单的、未经调制的单音信号测试而得,且未必与易受环境影响的系统内(in-system)性能一致。如果D/A性能大大偏离技术要求,则发生故障的危险增加。这意味着设计师应仔细研究规定的技术要求,并在现实的工作条件下评价D/A的性能。 性能 在理想状态下,D/A具有前沿模拟能力和预处理能力。它与系统的连接方式取决于其频率生成要求,即频率/带宽。 要生成宽带和高指向性的IF,除采用诸如FCL、EECL或LVDS等超出3V CMOS(200MSPS)的高速数据接口的办法之外,没有什么其他选择。 具有12位分辨率、400MSPS的D/A内核以及ECL数据输入这一独
特组合的CMOS D/A能够取代双极型CMOS和BICMOS的D/A。 数字处理部分也能与CMOS D/A内核集成以提供简化系统要求的产品。这些性能包括内插滤波器、时钟倍增器/生成器、噪声整形、用以改善小信号线性的数字高频脉动以及改善大信号线性的段混洗(segment shuffling)。 D/A的性能在很大程度上取决于终端用户的使用。每种应用通常需要一个窄带信号,如带宽在约200kHz的TDMA或GSM信号,或是一个位于不同频率上的宽带信号(1MHz或更高)。 噪声 噪声是宽带中的一个重要因素,而在窄带中SFDR更为重要。生成的频率取决于D/A之后的模拟信号串的要求,以及至IF或RF的任何上变换。 因此,为提高总体系统性能,并在某些情况下降低系统复杂性,D/A还应当具有可靠的、改良的噪声频率和三阶截取(intercept)。例如:一个能产生高频的 D/A能够使上变频级的数量从2降至1。 由产品设计和制造公差决定的结构上的限制或固有噪声源会使总体系统性能受到限制。设计工艺能将这一潜在劣化降至最低程度,但这只是途径之一;在特定频率上改善性能的另一个途径是提高转换速率。 较高的速率提高了有效过取样比,过取样比的定义是转换速率除以生成的频率所得的商。但是,当转换速率被提高到超过了转换器内核的能力时,这种方法也会失效。 功耗 功耗是个关键变量。设计师应对“D/A在低于几百毫瓦的极低功耗下能提高最高性能”的说法持谨慎态度,因为这限制了器件提供低噪声性能的能力。 换句话说,应考虑如何在超高速D/A所要求的功率和可能增加的噪声之间取得折衷。这会限制SFDR和相邻通道功率比,并导致无法满足系统的技术规范。 时钟信号源 另一个重要因素是外接时钟信号源。时钟频率直接影响系统设计的复杂性,这是因为在四倍于内插D/A数据率的高频时钟操作对邻近的系统元件有特殊的要求。 为获得最佳性能,将内部时钟倍增器旁路,代之以D/A内核要求的一个x1/x2/x4时钟。如果最佳性能不那么重要,DLL可提供一个价廉物美的简化方案。 最后,在选择D/A的过程中,在对公布的技术规范进行仔细测试和提出质疑的同时,还应考虑未来的要求。选择一个针对目前和今后设计留有性能提升余量的D/A,以实现设计的重复使用并减少对D/A的再次评价——这是决定产品面市时间的两个因素。
特组合的CMOS D/A能够取代双极型CMOS和BICMOS的D/A。 数字处理部分也能与CMOS D/A内核集成以提供简化系统要求的产品。这些性能包括内插滤波器、时钟倍增器/生成器、噪声整形、用以改善小信号线性的数字高频脉动以及改善大信号线性的段混洗(segment shuffling)。 D/A的性能在很大程度上取决于终端用户的使用。每种应用通常需要一个窄带信号,如带宽在约200kHz的TDMA或GSM信号,或是一个位于不同频率上的宽带信号(1MHz或更高)。 噪声 噪声是宽带中的一个重要因素,而在窄带中SFDR更为重要。生成的频率取决于D/A之后的模拟信号串的要求,以及至IF或RF的任何上变换。 因此,为提高总体系统性能,并在某些情况下降低系统复杂性,D/A还应当具有可靠的、改良的噪声频率和三阶截取(intercept)。例如:一个能产生高频的 D/A能够使上变频级的数量从2降至1。 由产品设计和制造公差决定的结构上的限制或固有噪声源会使总体系统性能受到限制。设计工艺能将这一潜在劣化降至最低程度,但这只是途径之一;在特定频率上改善性能的另一个途径是提高转换速率。 较高的速率提高了有效过取样比,过取样比的定义是转换速率除以生成的频率所得的商。但是,当转换速率被提高到超过了转换器内核的能力时,这种方法也会失效。 功耗 功耗是个关键变量。设计师应对“D/A在低于几百毫瓦的极低功耗下能提高最高性能”的说法持谨慎态度,因为这限制了器件提供低噪声性能的能力。 换句话说,应考虑如何在超高速D/A所要求的功率和可能增加的噪声之间取得折衷。这会限制SFDR和相邻通道功率比,并导致无法满足系统的技术规范。 时钟信号源 另一个重要因素是外接时钟信号源。时钟频率直接影响系统设计的复杂性,这是因为在四倍于内插D/A数据率的高频时钟操作对邻近的系统元件有特殊的要求。 为获得最佳性能,将内部时钟倍增器旁路,代之以D/A内核要求的一个x1/x2/x4时钟。如果最佳性能不那么重要,DLL可提供一个价廉物美的简化方案。 最后,在选择D/A的过程中,在对公布的技术规范进行仔细测试和提出质疑的同时,还应考虑未来的要求。选择一个针对目前和今后设计留有性能提升余量的D/A,以实现设计的重复使用并减少对D/A的再次评价——这是决定产品面市时间的两个因素。